双极性晶体管（BJT）的改进
（一）优化晶片及结构设计：通过缩小晶片尺寸、增加漏结容量和缩小发射结容量来提高响应速度。此外，引入反相多晶硅互补栅极等方式可以提高晶体管的线性性。
（二）改善载流子迁移率：载流子迁移率直接影响晶体管的高频响应能力。通过掺杂浅表层、采用稀磷硼掺杂等方式可以提高载流子的迁移率，从而增强晶体管的频率响应能力。
（三）降低杂散电容：杂散电容对高频信号放大器的高频特性有直接影响。通过增加微细线间距、缩小集电结面积等措施可以降低杂散电容。在制造过程中，采用特殊的掺杂工艺或多层金属制造工艺也能有效降低杂散电容的影响。
（四）采用高电子迁移率器件：使用高电子迁移率器件可以提高晶体管的高频性能。
（五）优化封装形式：通过优化封装形式，可以进一步改善晶体管的高频性能。
本篇是为了配合国家产业政策向广大企业、科研院校提供双级场效应晶体管技术制造工艺汇编技术资料。资料中每个项目包含了最详细的技术制造资料,现有技术问题及解决方案、产品生产工艺、、产品性能测试，对比分析。资料信息量大,实用性强,是从事新产品开发、参与市场竞争的必备工具。
【资料内容】生产工艺、配方
【出品单位】国际新技术资料网
【资料页数】899页
【项目数量】60项
【资料合订本】1680元(上、下册)
【资料光盘版】1480元（PDF文档）
目录
1 一种双极性晶体管结构制备方法
包括有源区，有源区具有：半导体层，具有第一表面，半导体层包括依次叠层的集电极层、基极层和发射极层；第一表面为发射极层背向基极层的表面；发射极台阶和发射极金属依次设置在发射极层上；第一介质层，覆盖发射极金属的顶面并沿发射极金属的侧面延伸至覆盖第一表面暴露于发射极金属外的部分；第一介质层具有第一开口；第二介质层，覆盖在第一介质层上；第二介质层具有与第一开口连通的第二开口；基极金属，通过第一开口和第二开口连接至基极层；并延伸覆盖第二介质层于第二开口相邻的至少部分。提供的双极性晶体管及其制备方法和射频放大器能降低结电容、提升频率特性。
2 一种双异质结双极性晶体管制备方法
双异质结双极性晶体管包括依次叠层设置的N型GaAs子集电极层、N型GaAs集电极层、P型基极层、N型GaInP发射极层、N型InGaAs接触层，P型基极层为P型GaAs（1?x）Sbx，A，d1/GaAs，B，d2/GaAs（1?y）Sby，C，d3/GaAs，B，d2四层晶格层的多周期重复结构。采用该结构能将基极层的电子束缚在GaAs（1?x）Sbx层中，将基极层的空穴束缚在GaAs（1?y）Sby层中，中间有GaAs层间隔，有效实现电子和空穴在物理空间上的分离，减小它们在基区中的复合几率，从而能有效提高集电极电流Ic，进而提高电流增益β值。
3 一种半导体器件、双极型晶体管及其制备方法
所述双极型晶体管包括：衬底，其上设有外延层；设于所述外延层中的发射区；沿所述发射区的外围包覆所述发射区的基区；沿所述基区的外围包覆所述基区的集电区；设于所述集电区内且与所述基区相接触的若干外延区，所述外延区的掺杂浓度小于所述集电区的掺杂浓度且其导电类型与所述外延层的导电类型相同。本发明可方便地调节双极型晶体管的放大系数。
4 一种锗硅异质结双极晶体管及其制造方法
涉及半导体器件及集成电路工艺设计和制造领域。能够达到露出所述多晶硅外基区部分侧壁从而为后续与锗硅外延内基区同步生长的锗硅连接基区腾出必要空间的目的，并实现能够有效改善器件性能的凹陷锗硅连接基区结构，且本申请提供的锗硅异质结双极晶体管可以采用工艺难度和复杂度相对较低的工艺步骤制造，规避了背景技术中采用的很难控制的利用底部狭缝“掏底”各向同性腐蚀氮化硅侧墙的工艺步骤，从而可以有效改善相关集成电路工艺生产的重复性、均匀性、可控性和可生产性。
5 一种异质结双极晶体管及电子装置
异质结双极晶体管包括集电极层、基极层和发射极层；基极层包括第一基极层、第二基极层和第三基极层；第一基极层位于第二基极层和集电极层之间；第三基极层位于第二基极层和发射极层之间；第二基极层的带隙小于第一基极层的带隙；第二基极层的带隙小于第三基极层的带隙；第三基极层的导带与发射极层的导带之差的绝对值，小于第二基极层的导带与发射极层的导带之差的绝对值。上述异质结双极晶体管，可以减小HBT的开启电压，进而减小HBT的整体功耗。
6 一种双极结型晶体管制备方法
包括至少一个元胞，元胞包括：集电极接触区，集电极接触区横向中较长的方向为第一横向方向，较短的方向为第二横向方向；基极区；基极注入区，连接在基极区朝向集电极接触区的一侧；氧化物隔离区，形成在基极注入区和集电极接触区之间；一个基极注入区对应至少两个基极接触区，每个基极接触区位于基极注入区和氧化物隔离区之上，且基极接触区中连接在氧化物隔离区之上的部分为第二连接部，各个基极接触区沿第一横向方向间隔设置在与之对应的基极注入区之上；第二连接部之上设置基极接触孔；基极金属，连接在各个基极接触孔之上。解决了传统的BJT的基极电阻较大的技术问题。
7 一种异质结双极晶体管及其制备方法
射频放大器和射频模组。所述异质结双极晶体管包括隔离区，所述隔离区具有衬底和叠设于所述衬底上的半导体层，所述隔离区还设置有集电极接触层，所述衬底对应所述集电极接触层设置有背孔，所述背孔内设置有与所述集电极接触层电连接的第一金属层，所述半导体层围绕所述集电极接触层设置有隔离槽，所述隔离槽的深度范围为大于或等于所述半导体层厚度的二分之一。通过在半导体层上围绕背孔对应的集电极接触层设置隔离槽，通过隔离槽隔绝器件漏电的路径，降低异质结双极晶体管的器件漏电的风险，以提升异质结双极晶体管的产品性能。
8 一种异质结双极性晶体管的外延结构制备方法
包括P型GaAs基极层和位于P型GaAs基极层上的N型InGaP发射极层，所述P型GaAs基极层包括依次叠层设置的M层P型GaAs层，M为9～17的奇数；其中，在M层P型GaAs层中，位于奇数层的P型GaAs层为自掺C的P型GaAs材料层，位于偶数层的P型GaAs层为外掺C的P型GaAs材料层；在第1层至第M?1层P型GaAs层中，位于奇数层的自掺C的P型GaAs材料层与位于偶数层的外掺C的P型GaAs材料层的厚度比为(2～3)：1；位于第M层的自掺C的P型GaAs材料层的厚度为5nm～10nm。提供的异质结双极性晶体管既能明显提高电流增益值，又能保证电流增益值的优异热稳定性。
9 一种基于双极性WSe2的范德华异质结在制备可重构晶体管中的应用
基于双极性WSe2和Ta2NiX5形成的范德华异质结，制备了可重构晶体管，利用底部栅极和源/漏偏压的调控实现了基于二维范德华异质结的可重构器件的构建，可用于逻辑电路领域中，具有单栅极独立调控、制备简单、无需额外的光刻和刻蚀过程的特点。南京理工大学
10 一种锗硅异质结双极晶体管基区的选择性外延方法
包括：在外延生长前，利用HCl气体对图形化衬底进行刻蚀预处理，抑制内基区窗口侧壁边缘的横向生长，消除{111}刻面的产生；控制Si选择性外延温度在800℃～900℃，控制SiGe选择性外延温度在700℃～800℃，消除{311}刻面的产生；图形化衬底包括：衬底以及淀积在衬底上面的氧化层、多晶硅外基区、氧化层、氮化硅或者二氧化硅；衬底设置有集电区、集电极引出区和浅槽隔离；浅槽隔离位于集电区和集电极引出区中间；在集电区上方开口形成发射极窗口，然后形成氮化硅或者二氧化硅侧壁；在发射极窗口下开口，暴露出部分外基区多晶硅，该窗口用于形成锗硅内基区。
11 一种光电共同调控混合隧道结双极型晶体管制备方法
包括：衬底、设置于衬底上的第三N型氮化镓层、设置于衬底上的第二P型氮化镓层和发射极金属接触层、设置于第二P型氮化镓层上的基极金属接触层和第一P型重掺杂氮化镓层、依次设置于第一P型重掺杂氮化镓层上的非故意掺杂氮化镓铟极化层、第二N型重掺杂氮化镓层、第一N型氮化镓层，以及设置于第一N型氮化镓层上的集电极金属接触层，通过设置隧道结，可以增强空穴注入，降低器件电阻，提高器件的响应速度。克服金属有机化学气相沉积法制备的工艺困难，通过分子束外延生长过程中引入氢的缺失，减低制造隧道结器件的工艺难度并提升器件性能。福州大学
12 一种高中低压兼容的双极结型晶体管及其制造方法
双极结型晶体管包括P型衬底、N型一次埋层、P型一次穿透隔离、N型一次外延层、N型二次埋层、P型二次穿透隔离、N型一次穿透、N型二次外延层、N型三次埋层、P型三次穿透隔离、N型二次穿透、N型三次外延层、P型四次穿透隔离、N型三次穿透、P型一次体区、N型一次重掺区、P型二次体区、N型二次重掺区、P型三次体区、N型三次重掺区、预氧层、场氧层、TEOS金属前介质层、发射极金属、集电极金属和基极金属；方法包括提供P型衬底，生长氧化层等步骤。可以将高中低的耐压以及不同特征频率等特性的双极结型晶体管集成整合到同一套工艺中，实现器件库的多样性。
13 一种电子器件包括双极晶体管制备方法
双极晶体管的集电极由第一和第二区域形成。第二区域位于第一区域和双极晶体管的基极之间。导电元件至少部分地围绕第二区域并与第二区域绝缘。导电元件位于第一区域和衬底之间。意法半导体国际公司
14 一种具有高增益的异质结双极性晶体管及其制造工艺
R1、沉积形成发射极金属；R2、蚀刻形成发射极台阶；R3、第一次离子植入；R4、沉积形成基极金属；R5、蚀刻形成基极台阶；R6、第二次离子植入；R7、沉积形成集电极金属。本发明通过使用两次离子植入来调整基极台阶有效体积，使基极台阶有效体积小于实际体积，降低有效体积，cbc相应降低，提升了器件的射频增益(gain)；同时维持较大的实际体积，可以避免软膝点效应和热效应；并且无需优化GaAs异质结双极型晶体管的外延结构，即可提升器件的射频增益。
15 一种双异质结自驱动深紫外光电三极管制备方法
包括Al2O3衬底，在Al2O3衬底上制备p?GaN层，Al2O3衬底和p?GaN层组成p?GaN衬底，p?GaN衬底的上表面部分覆盖ZnO纳米网层，p?GaN衬底上设有第一电极，ZnO纳米网层上设有第二电极，p?GaN层和ZnO纳米网层形成PN结，作为集电结；所述ZnO纳米网层为光电三极管基区，ZnO纳米网层和第二电极形成肖特基结，作为发射结。利用三极管电流放大能力显著提高了深紫外光电三极管的紫外光电响应能力和灵敏度，拥有自驱动工作能力，具有着低暗电流，高响应度的优势，可以有效的探测弱紫外光信号。合肥工业大学
16 一种射频器件、互补型异质结双极型晶体管及其制备方法
包括从下到上依次设置的集电区、基区和发射区，还包括至少两个用于引出集电区的集电极(C)以及交替分布在两个集电极(C)之间的用于引出基区的基极(B)和用于引出发射区的发射极(E)，靠近集电极(C)的为基极(B)，所述基极(B)至少为2个，所述发射极(E)至少为1个；所述基极(B)下方具有用于减少基区与集电区的接触面积的浅槽，从而降低寄生集电结电容。
17 一种锗硅异质结双极型晶体管及其制备方法
该制备方法包括：提供衬底；在所述衬底上依次生长集电极层和基极层，得到第一样品；在所述第一样品远离所述衬底的表面制作一层碳量子点层，使得所述碳量子层与所述基极层形成原子级接触；在所述碳量子点层的基础上制作发射极层；在所述发射极层、碳量子点层、基极层和集电极层的基础上制作绝缘层，并通过刻蚀由所述绝缘层引出对应的电极。本申请可有效提高异质结双极型晶体管的性能。
18 一种异质结双极晶体管及其制备方法
制备方法包括：提供一半导体装置，在半导体装置中，第一多晶硅层和介质层之间的锗硅层表面形成有第二开口；采用高选择比沉积工艺形成硬掩膜层，可以降低后续发射极在硬掩膜层表面的外延生长速率；接着对形成第二侧墙之后的半导体结构进行预清洁处理，使暴露的锗化硅表面能够形成更多Si?H键，提高后续发射极在锗化硅表面的外延生长速率；最后采用选择性外延工艺并引入一定比例的刻蚀气体在第二开口中形成发射极，可以进一步强化选择性生长趋势，使得多晶硅外延不会提前封口，使得单晶硅柱可以外延至第二开口的顶端，提高了发射极的晶格质量，降低了发射极的电阻、渡越时间和截止频率。
19 一种异质结双极晶体管制备方法
包括有源区，有源区内第一基极接触金属和第二基极接触金属分别设置在发射极接触层的相对两侧且与发射极接触层间隔设置，其中，第一基极接触金属与发射极接触层之间的间隔距离为第一距离，第二基极接触金属与发射极接触层之间的间隔距离为第二距离，第一距离与第二距离之差的绝对值小于等于100埃。提供的异质结双极晶体管、集成异质结双极晶体管及其制备方法，使得第一基极接触金属和第二基极接触金属到发射极接触层直接的间隔距离较小，可提高HBT产品的可靠性。
20 一种异质结双极晶体管外延片的制备方法
提供制备方法，在MOCVD设备中制备，生长基区之前将所述MOCVD设备的小盘支撑气体变更为氢气和氮气，快速降温20～30℃后进行基区生长；生长完基区后，将所述小盘支撑气体变更为氩气和氮气，快速升温20～30℃后生长发射层。本发明采用改变小盘支撑气体的方式，快速改变外延片表面的温度，外延片表面温度如图2所示，很好的实现了集电区与基区，基区与发射区温度的快速转变，即不影响基区外延层的质量，也不影响外延层界面的质量。
21 一种低噪声SiGe双极晶体管及其制造方法
双极晶体管包括：衬底、设置在衬底上的外延层、设置在外延层中且位于外延层的顶部的基区、设置在基区中且位于基区的顶部的发射区，发射区中包括侧墙复合结构，侧墙复合结构的材料由氮化硅、氧化硅和多晶硅复合而成。通过将侧墙结构中常用的氮化硅Spacer更改为氮化硅/氧化硅/多晶硅的侧墙结构，降低了SiGe?HBT器件载流子在电流传输路径上由于界面缺陷引起的载流子俘获和释放的几率，进而有效抑制了载流子在输运过程中与陷阱缺陷的随机电报噪声的产额，达到抑制器件低频噪声的作用。
22 一种制造硅双极结晶体管装置的方法
包括一系列步骤，所述一系列步骤包括：至少在装置区上方沉积多晶硅层；在所述多晶硅层上方沉积电介质层；图案化光致抗蚀剂层，且通过所述光致抗蚀剂层中的开口在所述电介质层和所述多晶硅层中蚀刻窗口；通过所述窗口蚀刻SiGe层堆叠以暴露其下的硅层；图案化另一光致抗蚀剂层以至少暴露所述窗口；以及通过所述窗口通过离子注入掺杂所述硅层以形成基极区。还公开一种对应的BJT装置。
23 一种槽栅双极型晶体管制备方法
主要有两点：一是采用耗尽栅对P?通道进行电导调控，配合N?存储层在漂移区增强电导调制效应；二是栅极与耗尽栅之间通过可变电阻串联，调节P?通道耗尽程度，起到对器件在短路工作时的保护作用。在器件阻断状态时，耗尽栅未对P?通道耗尽，P?通道处于高电导状态，将P?阱与器件的发射极短接，从而消除了N?存储层附近的电场尖峰。在器件处于导通状态时，串联在栅极于耗尽栅之间的可变电阻区阻值较大，故加在耗尽栅电极上的电压接近于栅极电压，使得P?通道被耗尽栅耗尽，P?阱处于浮空状态且具有一定电势，增强了器件的电导调制效应。因此，具有极低的功率损耗。电子科技大学
24 一种异质结双极晶体管及其外延制备方法
在所述集电区和所述基区之间设置过渡层，P型掺杂的InGaAs过渡膜层采用脉冲金属有机物化学气相淀积法，在集电区表面生长得到。采用脉冲式金属有机物化学气相淀积法得到P型掺杂的InGaAs膜层，脉冲式生长方法采用反应源气体间歇式通入的方式，可显著降低半导体外延层缺陷密度；同时过渡层的晶格与基区晶格匹配，过渡层上得到的基区材料质量好且不改变基区的组分和掺杂，因此可获得方阻低、增益大、截止频率高的HBT外延片。且不改变原有基区的生长方式，制造成本低。
25 一种氧化镓双极性晶体管的生产制造工艺
包括：工作台，封焊器，下料组件，还包括：封焊箱，固定连接在所述工作台上表面；所述封焊器设置在封焊箱上方；滑动槽，开设在所述封焊箱内部；连接块，通过滑动槽滑动连接在所述封焊箱内部；连接绳带动连接端的连接块相对移动，通过与配合杆之间的斜面配合，使得配合杆向外移动时，通过夹持板可对放置在封焊口内部的晶体管进行夹持处理，同时通过封焊器能够对其进行封焊处理，使得装置在晶体管封焊时，能够对其起到夹持固定的作用，防止在封焊时，工作人员操作不当使得晶体管在焊接时发生偏移，导致焊接质量下降，从而使得生产制造质量下降的情况出现。
26 一种平面型双极晶体管及包括其的电路
包括衬底，顶面为平面，以及在衬底顶面形成的功能区域；功能区域包括背景掺杂区域，掺杂第一类杂质，两侧对称布置有基极掺杂区域和集电极掺杂区域；基极掺杂区域掺杂第一类杂质，为晶体管的基区；集电极掺杂区域掺杂第二类杂质，为晶体管的集电区，且与基极掺杂区域形成集电结；发射极掺杂区域掺杂第二类杂质，布置于基极掺杂区域内，为晶体管的发射区，且与基极掺杂区域形成集电结；四个区域的掺杂厚度相同。本发明在同一平面内掺杂实现平面型双极晶体管，掺杂浓度在厚度方向上相同，极易与光波导结构在同一芯片上实现单片光电混合集成。浙江大学
27 一种异质结双极型晶体管及其形成方法
结构包括：衬底；位于衬底上的第一集电层；位于第一集电层上的第一基层；位于第一基层上的发射层；位于发射层上的第二基层；位于第二基层上的第二集电层。第一集电层、第一基层和发射层构成一个三极管，第二集电层、第二基层和发射层也构成一个三极管，在垂直于衬底表面的方向上有两个三极管，异质结双极型晶体管的电流放大系数得到提升。
28 一种异质结双极性晶体管制备方法
包括衬底和位于衬底上的HBT外延结构，所述HBT外延结构和所述衬底之间设置有Zn掺杂的AlGaAs/GaAs超晶格缓冲层。本发明的方案中，位于HBT外延结构和衬底之间的AlGaAs/GaAs超晶格缓冲层引入了一定量的Zn掺杂：一方面可以有效地提高AlGaAs/GaAs超晶格的禁带宽度和降低迁移率，由此提高了缓冲层的电阻率，能够隔离衬底寄生电容对HBT器件的影响，有效地提升了HBT器件的截止频率特性；另一方面又可以优化缓冲层的外延生长条件，提高V/III摩尔比参数，获得更好的缓冲层表面形貌，改善HBT整体外延结构的晶体质量。
29 具有非晶半导体区的异质结双极晶体管制备方法
涉及半导体结构，更具体地说，涉及具有掩埋富陷阱区的异质结双极晶体管(HBT)及其制造方法。该结构包括：异质结双极晶体管，其包括集电极区、基极区和发射极区；以及至少一个非单晶半导体区，其位于异质结双极晶体管的集电极区中。格芯（美国）集成电路科技有限公司
30 具有切割应力衬里的异质结双极型晶体管，披露用于异质结双极型晶体管的结构以及形成用于异质结双极型晶体管的结构的方法
该结构包括发射极、集电极以及本征基极，该集电极包括第一片段、第二片段、以及沿第一方向设置于该第一片段与该第二片段间的第三片段，该本征基极沿第二方向设于该发射极与该集电极的该第三片段间。该结构还包括应力层，该应力层包括经设置以与该发射极、该本征基极、以及该集电极重叠的片段。该应力层的该片段由周缘围绕，且该集电极的该第一及第二片段分别邻近该应力层的该周缘设置。格芯（美国）集成电路科技有限公司
31 一种双极型晶体管制备方法及双极型晶体管制备方法
方法包括：沿垂直衬底的方向于衬底上依次叠置掺杂类型相同的次集电极半导体层、集电极半导体层；次集电极半导体层的掺杂浓度大于集电极半导体层的掺杂浓度；采用渐变升温工艺于集电极半导体层的顶面形成与集电极半导体层的掺杂类型不同的基极半导体层；于基极半导体层的顶面形成与集电极半导体层的掺杂类型相同的发射极半导体层，发射极半导体层的掺杂浓度大于集电极半导体层的掺杂浓度。本实施例至少能够在没有提高基极电阻的情况下提高电流增益，从而提高双极型晶体管的性能及可靠性。
32 一种双极结型晶体管及其制造方法
该晶体管包括：位于衬底上的第一阱区、第二阱区、第一注入区和第二注入区；第二阱区的底面和至少一个侧面与第一阱区接触；第一注入区位于第二阱区内；第二注入区横跨第一阱区和第二阱区，且第一注入区和第二注入区在横向上彼此间隔第一距离；第一注入区构成双极结型晶体管的发射区，第二阱区构成双极结型晶体管的基区，第一阱区和第二注入区共同构成双极结型晶体管的集电区，该双极结型晶体管具有更大的集电区和发射结面积和发射极注入效率，能够有效的提升双极结型晶体管的放大系数，实现了晶体管的高增益。
33 一种双极结型晶体管结构
包括：第一环绕栅极场效应晶体管；第二环绕栅极场效应晶体管；以及第三环绕栅极场效应晶体管；其中所述第一和第三环绕栅极场效应晶体管的源极/漏极部件以及所述第二阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区具有第二导电类型，其中所述第一双极结型晶体管器件的第一PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区之间，并且第二PN结形成在所述第一阱区和所述第二阱区之间。可以保证电子或电空穴具有合适或足够的通道，保证电流具有合适或足够的通道，从而确保双极结型晶体管结构的性能，减小Vbe失配的负面影响。联发科技股份有限公司
34 一种InP基异质结双极性晶体管的外延结构及其制备方法
该外延结构包括P型GaAsSb基极区层和连接于所述P型GaAsSb基极区层上的N型InP发射极区层，其中，所述N型InP发射极区层为基于MOCVD工艺或MBE工艺且以卤甲烷为掺杂C源外延生长形成的C掺杂的InP材料层。方案中，在生长C掺杂的N型InP发射极区层时，掺杂C源卤甲烷可与GaAsSb表面偏析出的Sb元素以及腔体内残留的Sb元素反应，生成SbCl3或SbBr3，SbCl3或SbBr3的熔点极低，会离开InP材料层表面，由此可以避免N型InP发射极区层被Sb元素污染，可以获得高品质的N型InP发射极区层，有利于提升器件的性能。并且，该晶体管结构中不需要加入GaAs缓冲层，避免了GaAs缓冲层的负面影响，又简化了制备工艺流程。
35 一种异质结双极型晶体管制备方法及异质结双极型晶体管制备方法
该方法包括：在从下到上依次为基区外延层、发射区InP层和发射区帽层的晶圆上表面溅射金属层和淀积介质层；对介质层和金属层刻蚀，对发射区帽层腐蚀；刻蚀后的金属层构成发射区电极；淀积隔离介质层；去除介质层和介质层外表面的隔离介质层；对目标隔离介质层刻蚀，对发射区InP层腐蚀；腐蚀后的发射区InP层和发射区帽层构成发射区台面；在基区外延层上表面制备基区电极。能够减小发射区台面的横向腐蚀距离，减小基区电极与发射区台面的间距，从而减小RB?table，提高异质结双极型晶体管的输入电流能力和频率性能。
36 一种砷化镓异质结双极晶体管制备方法
所述砷化镓异质结双极晶体管的基区采用GaAsSb或InGaAs材料，发射区采用富Ga(即Ga组分大于51％)的GaInP材料。通过增加发射区材料的带宽，减小基区材料的带宽，增加了器件发射区和基区之间的带宽差，提高器件的热稳定性和可靠性。并且，GaAsSb或InGaAs基区和GaInP发射区都是三元合金，组分更易控制，材料更易制备，而且不存在现有技术中的Al元素和N元素带来的缺陷问题。
37 一种双异质结双极晶体管及其制备方法
包括：在待制备的圆片上制作发射区电极，并基于发射区电极对圆片中的发射区进行湿法腐蚀，以使圆片中发射区和基区之间的第一分界层暴露；在第一分界层的上表面制作基区电极，并基于基区电极，依次对第一分界层和基区进行湿法腐蚀，以使圆片中基区和集电区之间的第二分界层暴露；在第二分界层的上表面制作集电区电极，并基于集电区电极，依次对第二分界层和集电区进行湿法腐蚀，以使圆片中集电区和腐蚀终止层之间的第三分界层暴露；依次对第三分界层、腐蚀终止层和圆片的InP衬底进行湿法腐蚀，得到双异质结双极晶体管。能够提高器件的性能和隔离度。
38 一种氮化镓基双极结型晶体管及其制备方法
在AlGaN势垒层和GaN沟道层的交界面处通过压电极化和自发极化效应在靠近GaN沟道层一侧产生二维电子气层；从绝缘层的顶面的中部，向下刻蚀至GaN沟道层的底面，形成用于沉积生长P型半导体层的凹槽；从发射区绝缘层的顶面远离P型半导体层的端部和集电区绝缘层的顶面远离P型半导体层的端部，向下刻蚀至发射区AlGaN势垒层的顶面，形成用于沉积生长发射极和集电极的两凹槽；在P型半导体层的顶面沉积生长基极；可大大提高电子在发射区和集电区的迁移率，提升器件的大电流输出能力、功率密度和高频应用能力。上海大学
39 一种垂直型双极性结型晶体管及其制作方法
该方法包括以下步骤：提供一基底，基底包括自下而上依次层叠的衬底层、第一绝缘层、中间层、第二绝缘层及器件层，将器件层转变为绝缘介质层，形成第一、第二沟槽于绝缘介质层中，形成第三、第四沟槽于第二绝缘层中，形成第一、第二隔离带于中间层中，掺杂得到中间层功能区，形成第一、第二集电区，形成发射区及基区。制作方法起始于双绝缘层基底，例如可以是双绝缘层上硅晶圆，通过合理分布基区、集电区及发射区，解决了全耗尽SOI垂直双极性结型晶体管集成的问题。晶体管中采用双层绝缘层的隔离，使得器件可以稳定工作，不会影响别的器件，同时可以实现很好的双极放大。
40 一种横向双极晶体管制备方法
包括：发射极区域，掺杂有第一导电类型，具有第一宽度和第一平均掺杂浓度；集电极区域，掺杂有该第一导电类型，具有大于该发射极区域的该第一宽度的第二宽度和低于该第一平均掺杂浓度的第二平均掺杂浓度；以及基极区域，被定位在该发射极区域与该集电极区域之间。该发射极区域、集电极区域和基极区域被布置在衬底上的绝缘体层上的硅层中。被去除该硅层和该绝缘体层的衬底区域被定位在该集电极区域的一侧上。偏置电路被耦合，并且被配置为向该衬底区域递送偏置电压。该偏置电压被控制以调制该集电极区域的静电掺杂。意法半导体（克洛尔2）公司
41 一种锗硅异质结双极晶体管的制造方法
在所述方法中，先形成梯形的牺牲结构，再形成第一掺杂多晶硅层，在牺牲结构的侧壁形成第一掺杂多晶硅层的倒斜面结构，后续刻蚀牺牲结构并形成梯形空腔，在空腔中外延生长，形成梯形的锗硅外延层，并在第一掺杂多晶硅层的表面上形成多晶锗硅层，侧壁处的多晶锗硅层呈斜面结构，使得第一掺杂多晶硅层侧壁处的倒斜面与多晶锗硅层外侧的斜面契合匹配，使得多晶锗硅层内侧的斜面与锗硅外延层侧壁处的斜面契合匹配，实现了基于锗硅外延层的内基区与基于第一掺杂多晶硅层的外基区的匹配连接，减少了锗硅外延层与第一掺杂多晶硅层之间的孔洞缝隙，增大了内基区与外基区的接触面积，降低了基区的总电阻。
42 一种二维材料与氮化镓结合的双极型晶体管及其制备工艺
包括由下至上叠加形成整体式的底层集电极、衬底、n??GaN层、p型二维材料层及双极区，所述双极区包括叠加在p型二维材料层上端面的基极与n+?GaN层，所述n+?GaN层远离基极的一端叠加有发射极；所述基极与n+?GaN层之间存在间隙区域，所述n+?GaN层上端面未被发射极覆盖区域叠加设有电极隔离层，所述电极隔离层充填间隙区域，在发射极与基极之间形成隔离保护。将传统BJT中的p型GaN埋层基区替换为p型二维材料基区，制备过程简化制备过程，提高工艺制备的效率，规避传统p型GaN埋层基区难以激活，容易产生钝化等问题，有利于BJT的性能提升，更好应用于高频高温恶劣环境下。深圳大学
43 一种纵向双极型晶体管及其制作方法
纵向双极型晶体管设置于P型衬底上且包括：位于所述P型衬底上部的N型埋层和P型埋层，以及位于所述N型埋层下方的N型深阱，所述N型埋层设置于所述N型深阱与所述N型外延层之间，所述P型埋层设置成包围所述N型深阱且邻接所述N型埋层。通过在衬底设置N型埋层和P型埋层和N型深阱，所述P型埋层环绕所述N型深阱设置且邻接所述N型埋层，利用P型埋层分别与N型埋层和N型深阱形成的PN结阻断基区少子电流向衬底注入的通道，由此减少衬底漏电流。
44 一种异质结双极晶体管及其制造方法
包括依次层叠的集电区层、基区层和发射区层，所述基区层包括含砷镓的能带层，所述含砷镓的能带层的能带低于砷化镓材料的能带，从而能够降低异质结双极晶体管的能带；进一步的，所述基区层还包括第一含砷镓的过渡层，通过所述第一含砷镓的过渡层以实现晶格常数的过渡，可以避免与集电区层之间的晶格失配；进一步的，所述基区层还包括第二砷化镓层，通过所述第二砷化镓层可以实现与发射区层之间的晶格匹配。在本发明提供的异质结双极晶体管及其制造方法中，能够得到低能带、高质量的异质结双极晶体管。
45 双极结晶体管和制造方法
该结构包括：集电极区；基极区，其与所述集电极区相邻；发射极区，其与所述基极区相邻；具有第一材料的接触，其连接到集电极区和基极区；以及具有第二材料的至少一个接触，其连接到发射极区。格芯（美国）集成电路科技有限公司
46 一种载流子存储沟槽型双极晶体管结构及其制造方法
通过在传统CSTBT器件结构的基础上引入深槽发射极，并在N型掺杂的载流子存储层的下方，沟槽结构底部的外围区域形成P型层，有效解决了传统CSTBT的击穿电压过小、导通功耗大、关断损耗过高等问题。复旦大学
47 一种抗单粒子瞬态的异质结双极晶体管及制造方法
包括：提供衬底，在衬底中形成深N阱，在深N阱中形成深P阱；在深N阱与深P阱的侧面，形成第一浅槽隔离结构，在深P阱内部，形成第二浅槽隔离结构；在深P阱内部形成被第二浅槽隔离结构包围隔离的区域内形成集电区；在集电区上形成异质结双极晶体管。本发明所设计的衬底包括深N阱和深P阱，在该衬底上制造的异质结双极晶体管，当发生单粒子瞬态时，可减少集电区收集的电荷，并将集电区瞬态电流降低，提高集电区瞬态电流快速掉电的效率，降低抗单子瞬态的生产成本。
48 一种可减小电性特性的偏差的双极晶体管及半导体装置
一种双极晶体管(100)，具有：集电极区域(150)，是P型半导体基板(110)中的规定区域；基极区域(140)，形成在集电极区域(150)内且是N型阱区域；多晶硅(130)，隔着绝缘膜(131)形成在基极区域(140)上，且俯视时的外周呈矩形的环状；以及P型发射极区域(120)，被多晶硅(130)包围且形成在基极区域(140)内，多晶硅(130)包括延伸部(130a)，所述延伸部(130a)向基极区域(140)的接触区域(141)的内侧延伸并与基极区域(140)电性连接。艾普凌科株式会社
49 一种锗硅异质结双极晶体管及其制造方法
采用赝埋层、基极接触面呈楔形和镍硅工艺，在衬底中形成赝埋层，在衬底的正面形成基极，基极的第一基区和第二基区接触面为楔形，在第一基区上形成楔形介电结构为侧面的沟槽，以楔形介电结构为掩膜进行离子注入，在第一基区的底部和赝埋层的顶部形成集电极，以介电结构为侧面的沟槽中形成发射极，采用镍硅工艺在发射极、基极及集电极形成欧姆接触的金属层。在第一基区和第二基区采用楔形连接，增加了接触面积，减小基极电阻，通过在衬底中形成赝埋层以及镍硅工艺，减少埋层的形成，降低对热预算的需求，提升了工艺的复用性和可靠性。
50 具有参与二极管的基极层的双极结晶体管制备方法
一种用于双极结晶体管的结构和形成用于双极结晶体管的结构的方法。所述结构包括具有第一抬升半导体层的第一端子、具有第二抬升半导体层的第二端子、以及基极层，所述基极层在横向方向上位于所述第一端子的所述第一抬升半导体和所述第二端子的所述第二抬升半导体层间。所述结构还包括调制器，其包括与所述基极层直接接触的半导体层。所述基极层具有第一导电类型，所述半导体层具有与所述第一导电类型相反的第二导电类型。格芯（美国）集成电路科技有限公司
51 一种硅基硅锗异质结双极晶体管及其制造方法
属于电子技术领域。在衬底上离子注入形成N+BL埋层；在N+BL埋层上形成四氮化三硅应力层；离子注入形成N?集电区；通过氧化形成二氧化硅掩蔽层，刻蚀出集电区窗口后进行硼离子注入，并执行快速退火操作以消除晶格损伤；离子注入形成N+BL埋层连通区；在应变基区选择性外延Si1?xGex基区；在Si1?xGex基区上方淀积硅帽层；淀积N型多晶硅作为发射极；刻蚀Si并淀积SiGe材料与四氮化三硅应力层形成集电区应力区；光刻集电极、发射极和基极以外的金属，形成电极引线。能够增强载流子的迁移率、减小载流子总渡越时间，提高晶体管工作速度。
52 具有改进结构的双极型晶体管及其制备方法
包括步骤一，塑封组装；步骤二，拼接安装；步骤三，泄压测试；步骤四，检验储存；本发明通过防爆机构的安装，利用开有十字槽的泄压铝薄膜来泄压防爆，出现晶体管短接膨胀的情况时，压力从泄压铝薄膜倾泻出，避免了晶体管爆炸的情况出现，提升了晶体管使用的安全性；通过散热机构的安装，利用散热板的风冷散热以及散热液的吸热，实现了晶体管的快速散热，提升了设备的散热能力，避免了过载过热导致的使用寿命缩短的情况出现；利用固定块和第一导电块通过螺纹锁紧的方式固定，代替传统的锡焊固定，固定方式简单，无需专门的锡焊工具，同时拆卸简便，便于重复利用。
53 一种异质结双极型晶体管及其制作方法
所述异质结双极型晶体管包括由下至上依次设置的衬底、亚集电区、隧穿结构、集电区、基区、发射区、发射区盖层和欧姆接触层；其中，所述隧穿结构包括交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层。根据本发明提供的异质结双极型晶体管及其制作方法，通过在亚集电区和集电区之间形成由交替设置的第一导电类型离子掺杂层和第二导电类型离子掺杂层构成的隧穿结构而不再形成刻蚀停止层，隧穿结电容(Ctj)与集电结电容(Cbc)串联，等效电容减小，提高了器件的性能。
54 一种双极性晶体管及其制造方法
双极性晶体管包括：第一类型阱；第二类型阱，与第一类型阱相邻；第一浅沟槽隔离区，由压应力为负值的绝缘材料构成，位于第二类型阱中并且从衬底的表面向内延伸预定深度；第二浅沟槽隔离区，由压应力为负值的绝缘材料构成，位于第一类型阱和第二类型阱之间并且从衬底的表面向内延伸预定深度；以及基极，形成在第二类型阱中，其中，基极与第一浅沟槽隔离区和第二浅沟槽隔离区相邻。本公开实施例的方案能够实现电流增益Beta的显著提升，并且该与传统CMOS工艺平台兼容。全芯智造技术有限公司
55 一种异质结双极型晶体管制作方法
包括：衬底；沟道层，形成在衬底上，沟道层上形成有向下凹陷的台面；势垒层，形成在沟道层的未形成有台面的区域上，势垒层适用于在沟道层内极化产生二维电子气层；p型基区，形成在势垒层上的部分区域；n型发射区，形成在p型基区上的部分区域；漏极，形成在沟道层的台面上，漏极适用于与二维电子气层形成欧姆接触；其中，p型基区与n型发射区形成异质结结构，异质结结构适用于经过势垒层向沟道层输入电流，二维电子气层适用于将电流传输至漏极。
56 一种磷化铟异质结双极晶体管制作方法
所述磷化铟异质结双极晶体管的基区采用P型的InGaAs/GaAsSb超晶格结构。采用InGaAs/GaAsSb超晶格结构制作基区，其导带高度可以通过超晶格材料的厚度调节，从而实现理想的电子输运，同时避免了传统InGaAsSb四元合金基区所面临的相分离、组分不均匀和重复性差等问题，极大的提高了器件的设计灵活性和可制造性。
57 一种砷化镓异质结双极晶体管制作方法
所述砷化镓异质结双极晶体管的亚集电区和/或发射区盖层采用Si和C共掺杂的N型GaAs。在高掺的GaAs亚集电区和/或发射区盖层采用Si和C共掺杂方法，相对于只采用Si掺杂的现有技术，可有效抑制高掺GaAs层中点缺陷的扩散，提高器件的稳定性和可靠性。
58 一种深槽隔离双极晶体管及其制造方法
通过设置在第一杂质类型衬底内的第一杂质类型重掺杂区，在过剩载流子向集电区?衬底PN结输运的路径上引入了高复合率区域，减少了被集电区收集的过剩载流子数量，能够有效降低瞬时光电流的幅值并缩短其持续时间，从而大幅提高了深槽隔离双极晶体管的抗瞬时剂量率效应能力；第一杂质类型重掺杂区位于衬底中，不改变器件的本征区域结构和工艺流程，不影响器件的常规电学参数；第一杂质类型重掺杂区的形成方法简单，与常规器件相比，仅需增加一次离子注入流程，同时不需引出单独的金属接触，有利于降低工艺复杂度和制造成本；同时，在提高抗瞬时剂量率效应能力的同时，还能够提高抗单粒子效应能力。
59 一种抗辐照加固硅PNP双极型晶体管及其制备方法
晶体管包括衬底本体(1)和外延层(2)，在敷设有掩蔽层(3)，并在掩蔽层(3)中部下方的外延层(2)上设置有基区(4)，在基区(4)中心位置设置有发射区(5)，在发射区(5)中心处设置有穿过掩蔽层(3)的发射区电极(9)；在外延层(2)的上方靠近边缘处设置有保护环(6)；在发射区(5)外侧的基区(4)边缘处设置有高磷区(7)，在高磷区(7)上方设置有穿过掩蔽层(3)的基区电极(8)；在除基区电极(8)和发射区电极(9)之外的外延层(2)上方设置有保护层(10)。本发明提高了双极型晶体管的抗辐照能力。
60 一种垂直应变双极结型晶体管及其制备方法
垂直应变双极结型晶体管包括发射区、集电区和基区，所述发射区包括衬底和凸出于衬底表面的凸台，所述凸台的表面设有所述基区，所述基区环绕式包裹所述集电区，氮化硅应力薄膜环绕式包裹所述基区的外侧壁，利用氮化硅应力薄膜环绕式包裹所述基区的外侧壁，可提供单轴应力，提高载流子迁移率，进而提高器件的特征频率。
