稳压二极管的改进和材料优化‌：
        ‌采用新型半导体材料‌：目前，硅是制造稳压二极管的主流材料，但碳化硅（SiC）等新型半导体材料得到了广泛关注。与传统的硅相比，SiC材料具有更高的击穿电压和更优异的热稳定性，特别适用于高温、高压环境，有助于提高稳压二极管的性能‌。降低掺杂浓度‌：通过控制半导体材料的掺杂浓度，可以有效调整稳压二极管的击穿电压和反向漏电流。合理的掺杂水平不仅能确保稳定的电压调节，还能减少功率损耗，提高整体效率‌。

工艺改进‌：
        ‌精确的掺杂和离子注入工艺‌：在制造过程中，通过精确的掺杂和离子注入工艺，可以严格控制击穿电压的阈值，提升器件的一致性，确保各个二极管的击穿电压稳定在设计范围内‌。调整P-N结深度‌：通过优化稳压二极管的P-N结深度，可以减少击穿时的电场不均匀性，从而提高击穿电压的精度和稳定性。较深的P-N结可以在高压下更均匀地分布电场，减少电场集中引发的局部过热或损坏‌。

温度系数控制‌：
        ‌双极性稳压二极管的引入‌：通过将正温度系数和负温度系数的二极管组合在一起，可以实现温度变化下的电压补偿，尤其适合环境温度变化较大的应用场景‌。优化材料掺杂比例‌：通过调整材料的掺杂比例，可以有效降低稳压二极管的温度系数，从而减少高温下的电压漂移问题‌。

        本篇是为了配合国家产业政策向广大企业、科研院校提供稳压二极管技术制造工艺汇编技术资料。资料中每个项目包含了最详细的技术制造资料,现有技术问题及解决方案、产品生产工艺、、产品性能测试，对比分析。资料信息量大,实用性强,是从事新产品开发、参与市场竞争的必备工具。

【资料内容】生产工艺、配方
【出品单位】国际新技术资料网
【资料页数】726页
【项目数量】55项
【资料合订本】1680元(上、下册)
【资料光盘版】1480元（PDF文档）

目录

1   一种接触孔的形成方法、快恢复二极管及其形成方法

     包括如下步骤：提供基底，基底包括衬底，衬底包括有源区以及位于有源区外部的终端区，基底还包括覆盖终端区的场氧化层以及覆盖有源区和场氧化层的介质层；采用第一刻蚀工艺刻蚀部分介质层，形成位于终端区上方的初始接触孔，初始接触孔的拐角处剩余的介质层的厚度大于初始接触孔的底面处剩余的介质层的厚度；采用第二刻蚀工艺自初始接触孔刻蚀介质层和部分的场氧化层，形成延伸至场氧化层的内部的接触孔。本发明确保了刻蚀后剩余的场氧化层的厚度，减小了快恢复二极管内的反向电流。

2   一种稳压二极管及其制备方法

     半导体集成结构，通过将第一导电类型体区设置为包括多个子体区，各子体区间隔分布在第一导电类型阱区中；在垂直于半导体材料层所在平面的方向上，第二导电类型掺杂区的投影覆盖且超出多个子体区的外轮廓的投影；在第二导电类型掺杂区的投影超出多个子体区的外轮廓的投影的位置处以及各子体区之间间隔的位置处，第二导电类型掺杂区与第一导电类型阱区相接。如此，可以实现在不升高稳压二极管的反向漏电流的情况下增大稳压二极管的工作电流，优化了稳压二极管的性能。

3   一种稳压二极管及其制备方法和应用

     包括依次层叠设置的第一电极层、钙钛矿层、第二电极层；所述钙钛矿层的材料包括钙钛矿，钙钛矿的化学式为L₂MX₄或D₂MX₄。本发明中的稳压二极管可以微型化、集成化，具有优异的柔性且对环境光的敏感程度低。在使用时通过第一电极层和第二电极层对钙钛矿层施加电压，当施加电压低于其击穿电压时，钙钛矿层的本征载流子浓度低，稳压二极管处于高阻状态，近似开路状态，电流主要通过负载使电路稳定运行；当施加电压超过其击穿电压，稳压二极管的电阻急剧降低，电流迅速增加，近似于短路状态，从而对负载起到稳压的作用。澳门大学

4   一种BCD工艺集成齐纳二极管的制造方法

     包括：步骤一，提供一衬底，在衬底上形成栅介质层；步骤二，在衬底上形成第一栅极材料层，对第一栅极材料层实施离子注入和再结晶；步骤三，刻蚀第一栅极材料层形成齐纳二极管的栅极后，对衬底实施阱区注入；步骤四，在衬底上形成第二栅极材料层；步骤五，刻蚀第二栅极材料层形成BCD器件的栅极后，在所有栅极的两侧形成侧墙；步骤六，在齐纳二极管的栅极内形成N+注入区和P+注入区。实施BCD器件的阱区注入之前，完成齐纳二极管栅极的生长、注入和再结晶，避免再结晶过程的高温影响BCD器件的性能。

5   一种稳压二极管的新型制备方法

     属于半导体分立器件领域。提供衬底，在衬底的正面依次形成外延层、P?区和介质层；在外延层及P?区的正面定义出N?well物理区域，通过高能注入形成N?well区；在外延层、P?区及N?well区定义出P+plus物理区域，通过离子注入形成P+plus区；P?区、N?well区和P+plus区进行同步扩散；在P+plus区的表面通过金属布线实现P+plus区引出正面电极，形成二极管阳极；在衬底的背面通过减薄、金属淀积引出背面电极，形成二极管阴极。本发明通过P?区普注、Nwell区和P+plus区自对准腐蚀、P?区和N?well及P+plus区同步扩散等方式，精简制备流程，仅需两次光刻和一次扩散过程，可在保障产品性能的同时大幅度缩短生产流通时间，提升生产效率。

6   一种调节稳压管击穿电压温漂的方法

     该调节稳压管击穿电压温漂的方法中，稳压管的基底中形成有第一阱区，第一阱区的基底中形成有导电类型相反的第一掺杂区和体区，第一掺杂区形成在基底的顶部，体区位于第一掺杂区的下方且与第一掺杂区相接，第一掺杂区在垂直于基底厚度方向的平面内的正投影覆盖且超出体区在垂直于基底厚度方向的平面内的正投影，体区和第一阱区的导电类型相同；其中，通过调整体区在垂直于基底厚度方向的平面内的面积以调节稳压管的击穿电压的温漂，该调节方式在稳压管的设计阶段即可根据稳压管的不同应用场景调整，使得稳压管的性能满足不同应用场景的需求，且不需要增加额外的光罩。

7   一种平面合金二极管结构及其制备方法

     包括N型衬底区；位于所述N型衬底区边缘周围的P型扩散结；位所述N型衬底区的有源区设有P型合金结；所述N型衬底区的表面边缘设有钝化层；所述P型合金结的表面设有阳极金属层；所述N型衬底层背面设有阴极金属层。过将齐纳二极管工作在反向偏置，P型合金区和N型衬底区掺杂浓度比较高，当器件反向偏压逐渐增大时，器件发生了隧道击穿效应，器件边缘的P型扩散区掺杂浓度比较低并且结深较深，可以降低器件边缘电场集中效应，器件击穿点一般位于P型合金结与N型衬底交界位置，可以有效降低器件反向漏电流。

8   高压双极工艺集成隐埋齐纳管制造方法

     包括如下步骤：1)掺杂形成第二导电类型埋层；2)环绕所述第二导电类型埋层，掺杂形成第一导电类型埋层；3)形成第二导电类型外延层；4)掺杂形成第一导电类型隔离结；5)形成齐纳二极管场区；6)形成齐纳二极管阴极；7)环绕齐纳二极管阴极，推结形成环状齐纳二极管阳极引出端Plink；8)形成齐纳二极管阴极引出端Nlink；9)形成齐纳二极管隐埋型的阳极；10)形成齐纳二极管的金属电极和玻璃钝化层。本发明可在高压双极工艺中实现一种击穿电压值可调，齐纳击穿区在硅体内，内阻小，热稳定性与长期工作稳定性较优的集成隐埋齐纳二极管。

9   一种低温漂稳压二极管及制作方法

     属于芯片制作工艺技术领域，设计了一种由一个正向PN结和一个反向PN结组成的稳压二极管，利用PN结正向电压的负温度系数和反向电压的正温度系数进行补偿，实现该稳压二极管的低温漂特性，同时，通过工艺方法进行电压调整，从而实现对器件电压温度系数的调制。通过该发明制备的低温漂稳压二极管的温漂系数可低至≤5ppm/℃，大幅降低了二极管的温漂系数，进而提高了稳压二极管的质量。

10 一种降低齐纳二极管温漂的方法及系统

     涉及稳压二极管技术领域；本方案对现有的降低齐纳二极管技术进行方法上的改进，将齐纳二极管和二极管集成新的低温漂的集成齐纳二极管，在集成齐纳二极管开发时，通过改变注入掺杂离子的浓度调整低集成齐纳二极管的温漂，从而改变齐纳二极管的电学性质，可用于高稳定的基准电路和栅保护器件，并且集成的集成齐纳二极管比电路补偿的方法节省面积，实现减小芯片面积的目的，且寄生效应方便控制。

11 一种埋层齐纳二极管及其制造方法

     在半导体硅衬底上设置P型外延层，在P型外延层上形成N型深阱，并在N型深阱中形成P阱，通过在P阱中形成P型双扩散阱和位于P型双扩散阱顶部的N型区，从而在半导体P型外延层中形成位于N型区与P型双扩散阱之间的PN结，使得PN结的击穿发生在P型外延层中，可以有效的克服PN结击穿发生在表面的表面齐纳二极管噪声高、时间稳定性差以及开启漂移等缺点，使得埋层齐纳二极管的噪声更低、时间稳定性好避免漂移，保证击穿电压的稳定，满足实际使用需求。

12 一种齐纳二极管及其制造方法

     包括提供衬底，在衬底上形成N型埋层和P型埋层；在N型埋层和P型埋层上方形成外延层；在外延层中形成浅沟槽隔离结构；对外延层进行光刻和离子注入形成N型阱和P型阱；淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；以多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在多晶硅栅极之间的外延层中形成PLDD区；进行源漏离子注入形成N+区和P+区，位于PLDD区内的N+区与PLDD区形成齐纳二极管的PN结。采用轻掺杂离子注入工艺在外延层中形成PLDD区，在进行源漏离子注入的同时形成位于PLDD区内的N+区，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且降低了齐纳二极管的寄生电容。

13 一种稳压防水型二极管制备方法

     涉及二极管技术领域，包括陶瓷外壳体、除湿组件和固定块，所述陶瓷外壳体的端部固定连接有弧形橡胶垫，且陶瓷外壳体的端部固定安装有弧形密封套，并且陶瓷外壳体的内壁固定连接有限位组件，而且陶瓷外壳体的内部放置有二极管芯片。该一种稳压防水型二极管，通过设置的弧形橡胶垫、弧形密封套和橡胶连接环，使得该稳压二极管与陶瓷外壳体之间的连接处均得到了密封处理，从而有效防止了水汽不慎进入到陶瓷外壳体的内部对二极管芯片的运行造成干扰的情况出现，并且通过设置的除湿组件，使得不慎进入到陶瓷外壳体内的水汽能够得到有效吸收，从而进一步提高了陶瓷外壳体内的空气湿度不会过高。

14 一种金属氧化物半导体控制二极管(MCD)制备方法

     包括衬底、外延层、场氧化层、数个植入区、高介电常数栅氧化层以及金属层。外延层位于所述衬底上，场氧化层位于所述外延层上，且所述场氧化层具有数个场氧化层开口。植入区位于所述场氧化层开口内的所述外延层中。高介电常数栅氧化层位于所述场氧化层上并具有数个栅氧化层开口，露出部分植入区。金属层覆盖所述高介电常数栅氧化层与所述栅氧化层开口，以直接接触部分植入区。金属硅化物层位于每个植入区与金属层之间。

15 一种低漏电低压稳压二极管的制备方法

     属于半导体领域。提供N型衬底，在其表面依次形成N型外延层和场氧化层；在N型外延层中形成P+离子注入区，在整个表面淀积介质层；在P+离子注入区表面的介质层上开孔，形成欧姆接触区；在表面淀积金属，形成正面金属电极，在整个表面淀积钝化层并开孔，露出金属引线孔；研磨减薄N型衬底的背面，然后在N型衬底的背面淀积多层金属，形成背面金属电极。减少了P?区，可以相应的减少一次光刻，缩短生产流通周期，降低制造成本；正面金属电极为钛铝双层金属，钛在底层，形成良好的欧姆接触，减小接触电阻，同时可以有效避免铝穿刺现象。

16 一种具有硅半导体主体的二极管制备方法

     具有包括改进的势垒区的接触结构的二极管及其制造工艺。所述硅半导体主体包括：阴极区，具有第一导电类型且由前表面界定；以及阳极区，具有第二导电类型并且从前表面延伸到阴极区中。二极管还包括：二硅化钴的势垒区，布置在阳极区；以及铝或铝合金的金属化区，布置在势垒区上。势垒区接触阳极区。意法半导体股份有限公司

17 稳定型低漏流稳压管制备方法

     涉及半导体器件。包括集电极区，P区，内刻蚀槽玻璃区，外刻蚀口玻璃区，发射极区和金属蒸发层。通过在普通稳压二极管的结构中引入三极管，即将二极管与三极管集成于同一结构中，此集成结构将稳压管的工作原理由原有的齐纳击穿变为雪崩击穿，实现了低反向漏电流、低功耗及高可靠性的稳压管器件功能。

18 一种具有良好p型欧姆接触的pn结二极管及其制备方法

     包括：衬底、n型掺杂的合金氮化物层、p型掺杂的合金氮化物层和p型掺杂的氮化物层；p型掺杂的氮化物层位于p型掺杂的合金氮化物层表面的端部，且p型掺杂的氮化物层与p型掺杂的合金氮化物层之间形成二维空穴气沟道；p型掺杂的氮化物层与p型掺杂的合金氮化物层之间能够形成二维空穴气，二维空穴气位于二维空穴气沟道内；p型掺杂的氮化物层的上方设有阳极，n型掺杂的合金氮化物层上还设有阴极。能够解决现有的p型欧姆接触二极管中p型AlGaN材料与金属间的势垒高度较大，导致难以形成良好的欧姆接触的问题。西安电子科技大学

19 一种基于范德华接触垂直p?n结二极管及制备方法、半导体器件

     二维材料垂直p?n结二极管，包括自上而下垂直堆叠的金属顶电极、p型二维材料、n型二维材料和底电极，其中，相邻两层的材料之间通过范德华力形成范德华接触，使得相邻两层的材料相互贴合不脱落。基于范德华接触的垂直p?n结二极管界面平整而无缺陷和晶格破坏，避免了传统蒸镀方法对二维材料晶格产生的破坏，使得器件中费米钉扎导致的肖特基势垒和隧穿电流显著降低，从而大大提升该器件的整流性能。解决了现有二维材料垂直p?n结器件具有肖特基势垒和较大隧穿电流的技术问题。华中科技大学

20 一种BCD工艺中可自由调控击穿电压的齐纳二极管制备方法

     包括：N型埋层和P型埋层，位于P型衬底中，P型衬底上形成有P型外延层；P阱和N阱，位于N型埋层之上、P型外延层之中，P阱底部和N阱底部与N型埋层相接触；多个隔离部件；三个P型体区，位于P阱中，其中，位于中间的P型体区中形成有第一N+注入区，位于左右两侧的P型体区中形成有第一P+注入区；栅极结构，位于P阱的表面上；第二N+注入区，位于N阱中；第二P+注入区，位于P型埋层之上、P型外延层之中。通过增加第一P+注入区的注入类型或者调整栅极结构的特征尺寸来调控齐纳二极管的击穿电压，不影响同一BCD工艺平台制作的LDMOS器件的性能。

21 一种寄生的齐纳二极管制作方法

     N型埋氧层上的P型外延层中形成有第一、第二P阱；第一P阱一侧形成有第一STI区；第二P阱侧形成有第二STI区；沉积多晶硅层并对其进行刻蚀去除第一、第二P阱之间以外的多晶硅层；光刻打开剩余的多晶硅层上的区域；在第一、第二P阱之间的P型外延层中形成P型体区；去除被打开的区域的第一多晶硅结构的部分，靠近第一STI区剩余的部分形成为第二多晶硅结构；靠近第二STI区剩余的部分形成为第三多晶硅结构；去除第二、第三多晶硅结构之下以外的栅氧层。使用SNLDMOS中P型体区注入形成N+区和P型体区，供齐纳二极管使用，无需增加额外的光罩，工艺简单，可以简化工艺。

22 一种齐纳二极管的工艺方法

     包含：在半导体衬底上形成半导体器件，所述半导体器件包含多晶硅栅极；完成LDD注入后沉积制作栅极侧墙的氧化层；进行一次光刻，对所述的氧化层进行刻蚀；进行离子注入形成重掺杂N型区；进行离子注入形成重掺杂P型区；进行快速热退火工艺激活注入的杂质；光刻打开HR注入窗口进行离子注入；牺牲氧化层淀积；牺牲氧化层光刻及刻蚀；形成金属硅化物；淀积层间介质。在栅极侧墙介质层淀积之后增加一步光刻，精准控制齐纳二极管重掺杂N型区和重掺杂P型区之间的间距，然后可以进行自对准的离子注入，提高齐纳二极管击穿电压的稳定性，改善同工艺条件下齐纳二极管之间击穿电压波动太大的问题。

23 一种通过优化表面介质结构制备高性能稳压二极管及方法

     通过增加一次特殊的光刻、刻蚀工艺，选择性的去除除前面工序留下的包含缺陷和电荷的氧化层，从而消除了表面氧化层中的带电电荷引起的稳压二极管击穿电压随时间、温度变化的因素；低温重新生长一层氧化层，消除前道工序对器件表面氧化层的影响，实现对稳压二极管p?n结表面介质层结构的优化，提高稳压二极管击穿电压的稳定性；本申请的稳压二极管在持续加反偏电流的老炼过程中，器件的击穿电压几乎不变；本申请与现有技术中的双极工艺兼容，对原有双极器件的性能无明显影响，但能够显著提升稳压二极管击穿电压的稳定性。

24 一种新型集成的低漏流稳压管的制备方法

     涉及半导体器件。包括以下步骤：S001：N+衬底选取；根据不同产品的耐压需求，选择不同电阻率的N+衬底硅片；S002：P区硼预沉积及扩散；在N+衬底表面沉积硼杂质，通过高温扩散，将N+衬底硅片划分成P区和的集电极区；S003：氧化；在晶片表面生长氧化膜；S004：一次正面N+待扩散区选择性光刻：在P区的上表面预留出待制备发射区的区域，其余用光阻剂保护；S005：氧化膜去除：将待制备发射区上方的氧化膜去除，暴露出正面待扩散的发射区；本发明实现了低反向漏电流、低功耗及高可靠性的稳压管器件功能。

25 一种半导体二极管制备方法

     包括n型衬底；位于所述n型衬底之上的n型漂移区；位于所述n型漂移区之上的p型阳极区；位于所述p型阳极区与所述n型漂移区之间且横向间隔设置的若干个n型掺杂区。本发明的半导体二极管具有较大的反向恢复软度，能够降低半导体二极管在反向恢复过程中的电压过冲。

26 一种用于稳压管制造的扩散工艺

     包括以下工作步骤：步骤一：扩散前处理；步骤二：磷预扩处理；步骤三：背面化腐；步骤四：背面补硼；步骤五：磷主扩处理；步骤六：沟槽光刻；步骤七：电泳钝化；步骤八：金属光刻。通过特殊的磷预扩和主扩散工艺降低动态电阻，针对市场应用的特点，低中压选用专用合适的P型衬底新材料，使用特殊预扩和主扩散工艺降低动态电阻提升良率。

27 齐纳二极管及齐纳二极管制作方法

     包括衬底、位于衬底一侧的掺杂区。掺杂区包括环形掺杂区及位于环形掺杂区的中心区域的中心掺杂区，环形掺杂区包括第一环形掺杂区及第二环形掺杂区，其中，第一环形掺杂区位于所述中心掺杂区的外周，第二环形掺杂区位于第一环形掺杂区的外周，第一环形掺杂区的掺杂深度大于中心掺杂区的掺杂深度以及第二环形掺杂区的掺杂深度。如此设置，在齐纳二极管两端施加反向击穿电压时，可以分两次击穿，首先由中心掺杂区所对应的位置先击穿，然后整个环形掺杂区所对应的位置击穿，由于中心掺杂区的直径较小产生的漏电流较小，可以改善产品的击穿特性。

28 一种制备低漏电齐纳二极管芯片的方法及结构

     包括如下步骤：在N+衬底上直接通过外延，形成N?外延层。通过注入磷和退火，形成N+阱。通过注入硼和退火形成P?阱区域，其中P?阱面积大于N+阱面积，且覆盖其上。通过注入硼和退火形成P+主结区。最后正面蒸发金属和反刻金属完成正面电极，减薄后背面蒸发金属完成背面电极；其结构是采用特有的N?外延、N+阱、P?阱(其中P?阱面积大于N+阱面积，且覆盖其上)和P+注硼工艺，可以确保P+/N+击穿都在平面上，避免侧向击穿，另外可以将齐纳二极管电压降到7.5V以下，以5.1V齐纳二极管为例，其漏电可以控制在小于5.0μA@4.2V，同时可以确保片内电压均匀性在±2％以内，该结构已经成功应用于低压的齐纳二极管领域。

29 一种二极管结构及其制备方法、半导体器件结构及其制备方法

     包括：栅极结构；阳极，位于栅极结构的一侧，与栅极结构具有间距；阴极，位于栅极结构远离阳极的一侧，与栅极结构具有间距；电容，电容的第一极板与阳极相连接，电容的第二极板与栅极结构相连接。在瞬态ESD期间，高电压变化率可诱导产生电容耦合电流，电容耦合电流将携带一定数量的正跃迁电荷到栅极结构，正跃迁电荷将存储在栅极结构并拉下栅极结构中的能带，并迫使电子聚集在栅极结构下，当正跃迁电荷产生的栅极电势达到一定值时，大电流可以通过栅极结构，使ESD引起的累积静电电荷被有效地释放，可以避免ESD对栅极结构的破坏，从而增强结构的ESD鲁棒性。

30 一种薄膜型半导体的瞬态电压抑制二极管制备方法

     所述薄膜型半导体的瞬态电压抑制二极管，将半导体薄膜技术与倒装技术相结合，将大部分热量通过基板导出，利用能带工程设计，在两种不同的高禁带宽度半导体材料构建复合结构的异质结中，构建自由晶格常数不同的两种低禁带宽度且同为高阻弱N型或高阻弱P型半导体材料的复合结构，形成本发明具有n?δ?p异质结结构的薄膜型半导体瞬态电压抑制二极管。

31一种稳压二极管及其制作方法

     该方法包括：在外延层上形成薄膜层，外延层形成于衬底上；刻蚀去除除第一目标区域以外其它区域的薄膜层，剩余的薄膜层形成隔离结构，隔离结构用于在进行离子注入时进行阻挡；在隔离结构的一侧的第二目标区域进行离子注入形成第一重掺杂区；在隔离结构的另一侧的第三目标区域进行离子注入形成第二重掺杂区，第一重掺杂区和第二重掺杂区中包含的杂质类型不同，第一重掺杂区和所述外延层中包含的杂质类型相同。本申请通过在用于形成第一重掺杂区的第二目标区域和用于形成第二重掺杂区的第三目标区域之间形成隔离结构，从而能够阻挡由于工艺误差使离子注入至非目区域，提高了器件的稳定性。

32 一种平面型有机整流二极管结构及其制作方法

     所述二极管结构包括：基底、源电极、栅电极、介电层、漏电极；源电极、栅电极和漏电极设置在基底上；源电极和栅电极处于同一水平高度；漏电极和栅电极短接；介电层位于栅电极上；源电极和基底之间设置有黏附层。本发明利用湿法刻蚀与剥离的技术，将栅电极与源电极排列在同一个平面，二极管两个电极间的寄生电容降为0，短接晶体管的栅电极与漏电极，保证了器件在电路中的高集成度。南京大学

33 一种齐纳二极管及其制作方法

     包括：于衬底上形成电场阻挡层；于衬底上形成图形掩膜，图形掩膜具有显露部分电场阻挡层的第一窗口；去除第一窗口内的电场阻挡层；于衬底中形成第一导电类型掺杂区及第二导电类型掺杂区；于第一窗口的侧壁形成侧墙结构，以将第一窗口限制为第二窗口；基于第二窗口进行第一导电类型离子注入，以在第一导电类型掺杂区与第二导电类型掺杂区之间自对准形成第一导电类型连接区，其中，第一导电类型连接区的掺杂浓度大于第一导电类型掺杂区的掺杂浓度。工艺稳定且成本较低，且能有效避免PN结的弧面结电场的剧增，从而通过局部增加PN结的平面结区域的浓度，可有效降低击穿电压，获得更好的击穿特性。

34 一种齐纳二极管及其制造方法

     齐纳二极管包括：半导体层、N型区以及P型区。N型区具有N型导电型，其中N型区形成于半导体层中，具有N型导电型，且N型区位于半导体层的上表面下并连接上表面。P型区具有P型导电型，其中P型区形成于半导体层中，且P型区完全位于N型区下方并连接于N型区。其中N型区覆盖所有P型区。其中N型区的N型导电型杂质浓度，高于P型区的P型导电型杂质浓度。

35 一种金属插件封装大功率硅电压调整二极管制备方法

     包括底板、边框、管芯；所述底板上安装有绝缘层,管芯安装在绝缘层上，绝缘层和管芯之间设置有焊盘，边框固接在底板上将绝缘层和管芯包围，边框上通过盖板封闭，所述底板一端边缘上加工有安装孔，所示边框侧壁上加工有通孔，通孔内安装有陶瓷堵头,外引线固接在陶瓷堵头中且伸入边框内通过内引线与管芯连接。通过合理的结构和材料搭配具有散热好，稳态功率高、反向漏电流小、气密性强、安装方便等特点，可广泛应用于高可靠的航空、航天、船舶及海底电缆的电子线路中作稳压、箝位用。

36 一种稳压二极管的制备方法

     包括：提供衬底，在所述衬底上形成外延层，对所述外延层进行离子注入以在所述外延层中形成若干阱区；在所述外延层上形成硅化物层，所述硅化物层覆盖所述外延层；刻蚀所述硅化物层的部分厚度以使所述硅化物层中形成若干凸起部，所述凸起部位于所述阱区的中心区域的上方；对所述凸起部相对的两侧下方的所述阱区分别进行离子注入，以形成第一掺杂区和第二掺杂区。以解决稳压二极管的击穿电压不符合设计要求的问题。

37 一种具有稳定击穿电压的稳压二极管的制备方法

     通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。

38 半导体装置(100)含有齐纳触发晶体管(104)制备方法

     所述齐纳触发晶体管(104)具有垂直集成于所述齐纳触发晶体管(104)的第一电流节点(106)中的齐纳二极管(113)。所述齐纳二极管(113)包含接触所述第一电流节点(106)的n型阴极(114)及接触所述n型阴极(114)的p型阳极(115)。德州仪器公司

39 一种稳压二极管及其制造方法

     稳压二极管包括背面电极层、衬底N+、外延层N??、外延层N?、正电极区P+、保护扩散环P++、钝化层和银台电极，本发明的稳压二极管设计使用N+/N??/N?双外延层外延片，利用双扩散工艺制作PN结，钝化层包括由下到上依次设置的二氧化硅和氮化硅；工艺中采用PECVD工艺和双扩散结构制作工艺技术，简化工艺步骤的同时提高了芯片的性能。制造方法相较于传统工艺流程改动小，因此具有兼容性好、实用性强的特点。

40 一种齐纳二极管及其制造方法

     该齐纳二极管包括：衬底；形成于所述衬底中的第一掺杂类型的阱区；形成于所述阱区内的第二掺杂类型的第一掺杂区，所述第一掺杂类型与所述第二掺杂类型相反；以及形成于所述第一掺杂区下方的第二掺杂区，其中，所述第一掺杂区的下表面第一部分与所述阱区邻接形成第一PN结，所述第一掺杂区的下表面第二部分与所述第二掺杂区邻接形成第二PN结，所述第二掺杂区采用硬掩模限定横向延伸的边界，以使得所述第二掺杂区的边界形成平面且所述平面与竖直方向的夹角小于或等于第一角度。能够实现第二掺杂区的均匀掺杂，进而增强齐纳二极管击穿电压的稳定性，并减小击穿前的反向漏电。

41 一种齐纳二极管及其制造方法

     形成的齐纳二极管包括：位于衬底上的阱区；位于衬底上的第一掺杂区和分别位于该第一掺杂区两侧的第二掺杂区；分别位于第二掺杂区远离第一掺杂区的一侧的场氧区，该场氧区在靠近第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；以及位于场氧区上方的多晶硅层，其横向延伸覆盖在前述第二掺杂区的上方；还有分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与衬底形成欧姆接触的第二电极。通过位于场氧区上方且横向延伸覆盖在第二掺杂区上表面的多晶硅层调节第二掺杂区与第一掺杂区共同和阱区形成的PN结在第二掺杂区侧面的等电势，以稳定该PN结在各处的击穿电压。

42 具有可调整击穿电压的齐纳二极管制造方法

     包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。意法半导体(鲁塞)公司

43 一种稳压二极管的制作方法

     包括以下步骤：1)去除杂质；2)一次氧化，3)二次氧化，4)三次氧化，5)烧结降温，6)去除氧化层，7)安装芯片，制得稳压二极管。本发明制作出的二极管稳定性高，制作方法简单，制造成本低。徐州铭昇电子科技有限公司

44 一种齐纳二极管的制作方法

     包括：在P衬底上进行N型注入形成高压N阱；在所述高压N阱中形成有源区和STI区域；在所述高压N阱中进行中压PMOS管N型阱注入；在所述高压N阱中进行低压PMOS管N型阱注入；在所述高压N阱中进行中压NMOS管轻掺杂漏注入；在所述高压N阱中对所述有源区进行N型有源区注入和P型有源区注入；在所述有源区上形成金属合金层，在所述金属合金层上形成钝化层，在所述钝化层中开设接触孔，从接触孔引出电极。本发明通过与工艺层次相对应的版图的组合，节省了齐纳注入的光罩，实现了低成本齐纳二极管的制作。

45 一种齐纳二极管及其制作方法

     包括：提供第一导电类型的衬底；在所述衬底内形成第二导电类型的埋层；在所述衬底的上表面形成介质层以及所述埋层上方的衬底区域内形成第二导电类型的掺杂区，所述掺杂区包括第一掺杂区以及间隔环绕于所述第一掺杂区外围的第二掺杂区，所述第一掺杂区及所述第二掺杂区的一端自所述衬底表面延伸进入所述埋层内。上述方法可以提升所述齐纳二极管的反向击穿精度。

46 一种低伏电压调整二极管制造方法

     涉及半导体分立器件制造技术领域，具体为，所述该低伏电压调整二极管制造方法的工艺过程为：芯片氧化，光刻隔离，隔离N+扩散，光刻P+区，注入，退火，光刻N+区，注入，退火，光刻引线孔，正面金属化，合金，减薄，背面金属化，划片。该低伏电压调整二极管制造方法，采用复合穿通工艺制备PN结，设计采用N+P+P?N+四层结构，通过工艺控制调整两个薄基区的厚度，降低PN结击穿电压，这种结构易于集成，不但适用于单管制造，更方便制成多路ESD保护器件，这种工艺方法制成的低伏电压调整二极管器件具有反向漏电流小、动态电阻小的突出特点，极大地提升极低稳压器件的稳压性能。

47 一种散热式齐纳二极管制造方法

     包含属于第一导电型的一重掺杂半导体基板、属于第一导电型的一第一磊晶层、属于第二导电型的一第一重掺杂区、一第二磊晶层与属于第一导电型或第二导电型的一第二重掺杂区。第一磊晶层设于重掺杂半导体基板上，第一重掺杂区设于第一磊晶层中，并与重掺杂半导体基板相隔。第二磊晶层设于第一磊晶层上，第二磊晶层具有贯穿自身的一第一掺杂区，第一掺杂区属于第二导电型，第一掺杂区接触第一重掺杂区。第二重掺杂区设于第一掺杂区中。

48 一种齐纳二极管的制备方法及齐纳二极管制备方法

     通过形成横向相接的不同掺杂类型的第一掺杂区和第二掺杂区，制成了具有横向pn结的齐纳二极管，避免了形成纵向pn结时，需要将掺杂深度较大的区域与其他掺杂区域区分开的掩膜及掺杂步骤，大大降低了齐纳二极管的掩膜成本。

49 一种齐纳二极管的制作方法

     包括：提供P型衬底，并在所述P型衬底制作N型阱；在所述N型阱制作场氧化区，所述场氧化区在所述N型阱的内部界定齐纳二极管主体制作区域；在所述齐纳二极管主体制作区域进行第一次N型掺杂处理，形成N型低掺杂区；在所述N型低掺杂区进行第二次N型掺杂处理，以在所述N型低掺杂区形成N型重掺杂区，其中，所述N型低掺杂区和所述N型重掺杂区在形成过程中分别采用不同的曝光条件。

50 一种齐纳二极管及其制造方法

     包括：半导体衬底；第一外延层，位于半导体衬底上；阱区，位于第一外延层中；第二外延层，位于阱区上；掺杂区，位于第二外延层中，其中，半导体衬底、第一外延层、阱区分别为第一掺杂类型，掺杂区为第二掺杂类型，第一掺杂类型与第二掺杂类型相反，第一外延层的掺杂浓度高于第二外延层的掺杂浓度。第一掺杂类型为N型和P型之一，第二掺杂类型为N型和P型中的另一个。该齐纳二极管通过增加第二层外延层以及在第一外延层中由高能量的离子注入形成阱区可以同时改善击穿电压的稳定性和减小动态电阻。

51 一种新型多晶硅薄膜齐纳二极管及制作方法

     包括：衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；钝化层B，该钝化层位于多晶硅薄膜的上表面区域；N型掺杂区上的电极，该电极位于N型掺杂区的上方以及部分钝化层的上方；P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层的上方，在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高。

52 齐纳二极管的制作方法和LED封装器件

     包括在一基板上载设一临时载体，所述临时载体包括有与所述基板接触的第一接触层、与齐纳二极管接触的第二接触层；将齐纳二极管均匀排布在该临时载体的第二接触层；在均匀排布有齐纳二极管的临时载体上涂覆白色反光胶并固化，使齐纳二极管表面形成一白色反光胶层；研磨去掉齐纳二极管的电极表面的白色反光胶层；去掉所述临时载体和基板；切割得到四周带有反光胶层的齐纳二极管单体。所述LED封装器件包括通过该方法制作的齐纳二极管。通过方法制作的齐纳二极管不仅可以有效地避免吸光效应，而且制作过程不需要增加现有封装设备和工序，同时该方法制作的齐纳二极管良品率高。

53 具有可调整的低击穿电压的齐纳二极管制备方法

     提供一种齐纳二极管，包括：具有第一导电类型的阴极区域(CD1)，形成在具有第二导电类型的半导体衬底(SUB)的表面上；具有第二导电类型的阳极区域(AD1)，形成在所述阴极区域之下，所述阴极区域和所述阳极区域通过沟槽隔离(STI1)与衬底的其余部分相隔离；第一导电区域(CDC,EDC,ED1)，被配置为当其经受足够的电压时生成与所述阴极区域和所述阳极区域之间的界面相垂直的第一电场；以及第二导电区域(GT1,GTC)，被配置为当其经受足够的电压时生成与所述阴极区域和阳极区域之间的界面相平行的第二电场。意法半导体(鲁塞)公司

54 具有可调整击穿电压的齐纳二极管制备方法

     包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。意法半导体(鲁塞)公司

55 一种齐纳二极管的制备方法和齐纳二极管制备方法

     制备方法包括：在衬底上形成第一肼区、第二肼区和齐纳肼区后，在所述第一肼区和所述第二肼区的两个公共区域以及所述第二肼区和所述齐纳肼区的两个公共区域形成场氧化层；在所述齐纳肼区的内部形成两个多晶硅掩膜结构；在形成所述多晶硅掩膜结构的衬底上依次形成第一离子区域、第二离子区域、图形化的隔离层和金属电极以完成所述齐纳二极管的制备。通过技术方案，确保了齐纳二极管的源区尺寸和位置布局的准确性，避免了套刻偏差造成的电学特性误差，进而影响用户的使用需求。